通过认证 
高速用户电路板（HSL 板）-------高速用户电路板（HSL 板）
HSL 板为同步高速线路接口板，简称HSL 板，实现两路N×64kbit/s（N=1～
31）的数字同步接口，为用户提供N×64kbit/s 数据业务的接入。
HSL 板可以外出2 个E1 信号，其E1 信号分别在上HEADER 头的7、8 两排
针（第一个E1）和下HEADER 头的31、32 两排针（第二个E1）。
该板与用户板ASL 槽位兼容。
1. 主要功能
HSL 板提供N×64kbit/s （1≤N ≤31）速率的两个V.35 端口和两个FE1
端口。占用内部HW 资源时，V.35 端口最大可用速率为25×64k； 占用FE1
端口资源时，V.35 端口最大可用速率为31 ×64k。电路板的V.35 端口可工
作于DCE 或DTE 方式下，端口的时钟方式有内部方式、外部方式、从模式。
电路板的FE1 端口可连接远端的数据服务单元用于远距离N×64kbit/s 数据
业务的接入或作为中继承载N×64kbit/s 数据业务，N×64kbit/s 数据不用占
HW 资源而利用FE1 端口传输。
电路板具有锁相不同时钟源的功能，可以锁相用户框中ST-BUS总线提供的时
钟或锁相从FE1 端口提取的时钟。图3-30是HSL板的功能框图。
FE1 接口在硬件上与E1 接口是完全相同的，区别在于FE1 接口可以指定部
分时隙用于电路板上下数据，接口完成速率为2.048Mbit/s 的NRZ 码码流和
相同速率的HDB3 码码流之间的变换，即信号的E1 编解码。
H301HSL 板具有数字交叉连接功能，它根据主机下发的时隙交换命令，完成
6 条HW 时隙的交换。V.35 接口功能模块完成速率为N×64kbit/s 数据和时钟
信号的TTL 电平与V.35 接口电气特性之间的相互转换。利用FPGA 和FIFO
实现HW 与V.35 接口数据的转换，其中FIFO 用于不同时钟收发数据时的数
据缓存。CPU 完成对电路板的初始化，主从节点通讯、配置信息下发、监测
信息上报。
